PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-258475

(43)Date of publication of application: 15.11.1986

(51)Int.CI.

H01L 29/78 H01L 21/265

(21)Application number : 60-100213

(71)Applicant: RICOH CO LTD

(22)Date of filing:


11.05.1985


(72)Inventor: SATO HIROHIKO


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE HAVING LDD STRUCTURE


(57) Abstract:

PURPOSE: To easily obtain an LDD structure, by inclining a wafer by an angle from 40° to 60° and rotating the same in a direction within the inclined plane during the formation of the LDD structure.









LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

THIS PAGE BLANK (HSPTO)

⑲ 日本国特許庁(JP)

⑩ 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61-258475

@Int.Cl.4

識別記号

株式会社リコー

庁内整理番号

每公開 昭和61年(1986)11月15日

H 01 L 29/78 21/265

人

8422-5F 7738-5F

審査請求 未請求 発明の数 1 (全3頁)

母発明の名称

の出

LDD構造をもつ半導体装置の製造方法

②特 顧 昭60-100213

❷出 願 昭60(1985)5月11日

⑫ 発明者 佐藤 裕彦

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

砂代 理 人 弁理士 野口 繁雄

明 相 書

1. 発明の名称

LDD構造をもつ半導体装置の製造方法 2、特許請求の範囲

(1) が一ト電極を形成した後、イオン往入法によりセルフアライン技法を用いてソース領域及び ドレイン領域を形成する工程を含む半導体装置の 製造方法において、

ウエハを40度から60度の範囲で傾け、かつ、 面内方向で回転させながら、前記ソース領域及び ドレイン領域形成用のイオン往入を行ない、LD D構造を形成することを特徴とする半導体装置の 製造方法。

3. 発明の詳細な説明

(技婚分野)

本発明は、NMOSトランジスタ、PMOSトランジスタ、CMOSトランジスタなどのMOS デバイスを含む半導体業積回路の製造方法に関し、 特にソース領域及びドレイン領域においてゲート 電極の両側部分に不純物濃度の低い領域をもつし DD (Lightly Doped Drain)構造のMOSデバイスを含む半導体鉄積回路の製造方法に関するものである。

(從来技術)

MOSデバイスの超微細化にともない、ソース 領域とドレイン領域が接近してソース・ドレイン 関の耐圧が小さくなる。そこで、ソース・ドレイ ン関の耐圧を上げる対策として、ソース領域及び ドレイン領域のうちゲート電極の両側部分に濃度 の低い領域をもつLDD構造が開発された。

LDD構造を形成する従来の方法では、例えばエッチングによりゲート電極とゲート酸化膜とサーン形成し、それらのゲート電極とゲート酸化膜とを改かったしてAs (砒素)を低濃度にイオン注入し、その後CVDとRIEを用いて102のサイドウォールを形成する。その後にこの度度にサイドウォールをでしてP(リン)を高濃度にイオン注入する(例えば特公昭59-7229号公報参照)。

しかし、従来のこの方法は、ソース領域及びドレイン領域を形成するためにイオン注入工程を 2 度行なったり、サイドウォールを形成したりするため、工程が複雑になる問題がある。

(目的)

本発明は、工程を新たに追加することなく、簡単にLDD構造を形成する方法を提供することを 目的とするものである。

(構成)

本発明は、ゲート電極を形成した後、イオン注 入法によりセルフアライン技法を用いてソース領域及びドレイン領域を形成する工程を含む半導体 装置の製造方法であって、ソース領域及びドレイ 以領域形成用のイオン注入を行なう際、ウエハを 4 0 度から6 0 度の範囲で傾け、かつ、面内方向 で回転させることによりし口構造を形成することを特徴とする方法である。

以下、実施例について具体的に説明する。

第 I 図ないし第 4 図は一実施例の製造方法を工 程順に断面図で表わしたものである。

シリコン膜をエッチングし、ゲート酸化膜 6 もエッチングして、第 2 図に示されるようにポリシリコンのゲート電観 7 を形成する。

(C) 次に砒素イオンをセルファライン法により注入してソース領域及びドレイン領域を形成する。

このとき、本実施例では第3回に示されるように、ウエハの法験方向がイオン照射方向に対して 台裏傾くようにウエハを傾けるとともに、ウエハ をその面内方向20で回転させる。 砒素イオン の注入は20KaVで行ない、注入量は約1× 10**/cm*である。

このイオン注入工程において、図の状態では領域8Aでは。部分とも部分の双方にイオンが注入されている。しかし、領域8Bでは。部分にはイオンが注入されるが、も部分はゲート電極7で進られてイオン注入が行なわれない。そして、イオン注入が行なわれている間、ウェハをその面内で回転させることにより、ゲート電極7の両側のも部分にそれらの外側の。部分よりもイオン注入進

(A) 第1回はCZ (100)のP型シリコン 基板1上に、LOCOS法による選択酸化法によ リフィールド酸化膜 4 が形成された状態を表わし ている。

ここまでの工程は通常のものである。簡単に述べると、基板1の表面を散化してパッファ酸化度(SioNa)3を約80の上にシリコン変化膜(SioNa)3を数択酸化用にパターン化した後、チャンネルストッパ5形成用にポターン化した後、チャンネルストッパ5形成用にポロンイオン(B+)を50KoVで5×10¹⁰/cm²⁰注入した後、フィールド酸化を行なって、約8000人のフィールド酸化を形成する。

(B) 次にシリコン窒化膜3とパッファ酸化膜2をエッングにより除去した後、ゲート酸化膜6を約500人の厚さに形成し、その上にリンがドープされたポリシリコン膜を約7000人の厚さに形成する。そして、その上にレジストパターンを形成し、そのレジストパターンをマスクとしてポリ

度の低い領域が形成される。

(D) その後、通常の工程によりソース領域及びドレイン領域に注入された砒素イオンをドライブした後、第4図に示されるように、PSG膜9を形成し、その上にレジストパターンを形成し、そのレジストパターンをマスクにしてPSG膜9をドライエッチングしてコンタクトホールを形成する。その後、シリコンを1%含むアルミニウム(A1-1%Si)によりメタル配線10を形成し、さらにパッシベーション膜11を形成する。

このようにして、第4図に示されるような、ポリンリコンゲート電極了の両側領域13A,13 Bで不純物濃度が低く、それらの外側領域12A, 12Bで不純物濃度が高くなったLDD構造をもったMOSデバイスが形成される。

本実施例において、第3回に示されるイオン注入工程でのウエハの傾斜角 Θ(度)と得られる M 〇 S.デバイスのソース・ドレイン間 耐圧 (V) の 関係を第5回に示す。この場合、マスク上のチャ ネル及 L は 2 . 0 μ m である。この結果によれば 8が40~60度の範囲において約10Vの耐圧 が得られる。

(効果)

本発明によれば、ソース領域及びドレイン領域形成時のイオン注入工程において、ウエハを所定の角度傾け、かつ、回転させてイオンを領め方向から注入するようにするだけの簡単なプロセスによりしりして構造が形成される。これにより、ショートチャンネル効果やドレイン付近でのホットエレクトロン効果を抑制してMOSデバイスの對圧を高めることができる。

4. 園面の簡単な説明

第1回ないし第4回は一実施例を工程原に示す 断面回、第5回はイオン往入時のウェハ傾斜角 8 とソース・ドレイン間耐圧との関係を示す回であ


1 ……盖板。


7 ……ゲート電極、


12A,12B……高濃度領域。


13A,13B……低濃度領域。


代理人 弁理士 野口繁雄











THIS PAGE BLANK (USPTO)